

(19)日本国特許庁 (JP)

(12) 公網 特許公報 (A)

JAN 0 8 2002

(11)特許出願公開番号 特開2000-4211

(P2000-4211A)

(43)公開日 平成12年1月7日(2000.1.7)

(51) Int.Cl. ⁷		識別記号	FI			テーマコード(参考)
H04J	13/00		H04J	13/00		5 K O 2 2
H 0 4 B	7/08		H04B	7/08	D	5 K O 5 9
	7/26			7/26	N	5 K O 6 7

審査請求 有 請求項の数10 OL (全 7 頁)

(21)出願番号

特願平10-166967

(22)出願日

平成10年6月15日(1998.6.15)

(71)出願人 000004237

日本電気株式会社

東京都港区芝五丁目7番1号

(72)発明者 大村 英雄

東京都港区芝五丁目7番1号 日本電気株

式会社内

(74)代理人 100065385

弁理士 山下 穣平

Fターム(参考) 5K022 EE02 EE32 EE35


5K059 CC07 DD32 DD35 EE02 5K067 AA02 CC10 CC24 EE72

(54) 【発明の名称】 RAKE受信回路

(57)【要約】

【課題】 少ない処理数で同期保持することが出来るRAKE受信器を提供する。

【解決手段】 複数のマルチパス成分を有するDS-CDMA方式の受信信号よりディレイプロファイルを出力するサーチフィンガと、複数のマルチパス成分の各々の遅延時間を検出する手段と、拡散符号を生成する手段と、拡散符号を遅延時間だけ遅延させる複数の遅延回路と、遅延回路により遅延された拡散符号により受信信号の複数のマルチパス成分の各々を復調する複数のフィンガ受信器と、複数のフィンガ受信器の出力より復調信号を出力するRAKE合成器とを備えるRAKE受信器において、各フィンガ受信器が、遅延回路により遅延された拡散符号を互いに異なった時間だけずらせた拡散符号により受信信号を復調する複数の逆拡散回路と、複数の逆拡散回路の出力のうち受信品質の良い出力を選択する選択器とを備える。



1

(2) 特開2000-4211 (P2000-4211A)

【請求項7】 前記遅延時間検出手段は、DSPにより 構成されることを特徴とする請求項1乃至6のいずれか 1項に記載のRAKE受信回路。

【請求項8】 前記遅延時間検出手段は、CPUにより 構成されることを特徴とする請求項1乃至7のいずれか 1項に記載のRAKE受信回路。

【請求項9】 請求項1乃至8のいずれか1項に記載の RAKE受信回路と、アンテナと、RF復調器とを備え ることを特徴とする受信機。

10 【請求項10】 請求項1乃至8のいずれか1項に記載のRAKE受信回路と、アンテナと、RF復調器とを備えることを特徴とする基地局。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明は、DS-CDMA(Direct Sequence Code Division Multiple Access)方式で用いられるRAKE受信回路、及びそれを用いた受信機と基地局に関する。

[0002]

び 【従来の技術】次世代移動通信方式の1つの有力候補としてDS-CDMA方式が挙げられる。DS-CDMA方式では複数のユーザ毎に異なる拡散符号を用いて各々のユーザの情報データを拡散して送信することにより、複数のユーザが同じ周波数帯域で同時に通信することが可能となる。

【0003】ところで、移動体通信ではマルチパスフェージングが問題となる。マルチパスが発生すると各パスの希望信号は異なった時刻にそれぞれの時刻に対応する強度を持って到来する。各時刻に到来する希望波がマル 30 チパス成分である。

【0004】RAKE受信回路は、マルチパスフェージングが発生した場合のマルチパス成分をそれぞれ復調して合成するものである。

【0005】図4は、従来のRAKE受信回路を含む受信機の構成ブロック図である。

【0006】図4において、 $901a\sim901c$ はフィンガ受信回路、1はサーチフィンガ、903はサーチエンジン、4はRAKE合成器である。また、受信信号はアンテナ906より受信されRF復調器907により復調されたものである。

【0007】サーチフィンガ1の出力は図3に示す遅延ブロファイルをもつ信号であり、サーチエンジン903はこの信号を基に各マルチパス成分の遅延時間を検出し、この遅延時間を表す信号をフィンガ受信回路901a~901cに出力する。フィンガ受信回路901a~901cは遅延時間を表す信号を基に受信信号を逆拡散するための拡散符号の位相を調整して、各々のマルチパス成分をこの拡散符号による逆拡散により復調して希望波を得る。RAKE合成器4は、フィンガ受信回路901a~901cの出力する希望波を時間調整をして最大

【特許請求の範囲】

【請求項1】 複数のマルチパス成分を有するDS-C DMA方式の受信信号を入力し遅延プロファイルを出力 するサーチフィンガと、

前記遅延プロファイルのピークタイミングを検出することにより前記複数のマルチパス成分の各々の遅延時間を 検出する遅延時間検出手段と、

拡散符号を生成する拡散符号生成手段と、

前記拡散符号を前記遅延時間だけ遅延させる複数の遅延 回路と、

前記遅延回路により遅延された前記拡散符号により前記 受信信号の前記複数のマルチパス成分の各々を復調する 複数のフィンガ受信回路と、

前記複数のフィンガ受信回路の出力を遅延時間を調整して最大比合成して復調信号を出力するRAKE合成器と、を備えるRAKE受信回路において、

前記複数のフィンガ受信回路の各々が、前記遅延回路により遅延された前記拡散符号を互いに異なった時間だけずらせた拡散符号により前記受信信号を復調する複数の逆拡散回路と、該複数の逆拡散回路の出力のうち受信品質の良い出力を選択する選択器とを備えることを特徴とするRAKE受信回路。

【請求項2】 前記複数のフィンガ受信回路の各々が、前記遅延回路により遅延された前記符号を互いに異なった時間だけずらせるための複数の遅延回路を備えることを特徴とする請求項1に記載のRAKE受信回路。

【請求項3】 前記複数の逆拡散回路が使用する拡散符号の時間は、

チップ時間/整数

ずつずれていることを特徴とする請求項1又は2に記載のRAKE受信回路。

【請求項4】 前記拡散符号生成手段は、同一のフィンガ受信回路の前記逆拡散回路の一部が遅延時間検出手段が出力する該フィンガ受信回路に対応する遅延時間よりも少ない遅延時間の拡散符号により前記受信信号を復調するように、早めた位相で前記拡散符号を出力することを特徴とする請求項1乃至3のいずれか1項に記載のRAKE受信回路。

【請求項5】 前記複数の遅延回路の各々は、対応する同一のフィンガ受信回路の前記逆拡散回路の一部が遅延時間検出手段が出力する該フィンガ受信回路に対応する遅延時間よりも少ない遅延時間の拡散符号により前記受信信号を復調するように、前記拡散符号生成手段が生成する拡散符号を前記遅延時間検出手段が検出する遅延時間よりも短い時間だけ遅延させることを特徴とする請求項1乃至3のいずれか1項に記載のRAKE受信回路。

【請求項6】 前記複数の逆拡散器の各々は、複素乗算器と相関器を備え、該複素乗算器と該相関器はハードウェアにより構成されることを特徴とする請求項1乃至5のいずれか1項に記載のRAKE受信回路。

. .

3

比合成して復調信号を得る。

【0008】なおサーチフィンガ1が出力する遅延プロ ファイルは、相関計算をすることにより求まるので、時 々刻々と変化するマルチパス成分を必ずしも完全に追従 できているものではない。

【0009】サーチエンジン903が各マルチパス成分 の遅延時間を検出して、この遅延時間に基づいてフィン ガ受信回路901a~901cが拡散符号の位相を調整 することを「同期をとる」というが、同期は、同期捕捉 (アクイジション)と同期保持(トラッキング)との2 段階に分けられる。

【0010】同期捕捉とは、拡散符号の同期が外れた状 態から拡散符号の同期点を探し出すことをいい、同期保 持とは、同期捕捉がなされた後に、拡散符号の位相誤差 を1チップ長よりも十分に短い時間に保持することをい

【0011】同期捕捉はサーチエンジン903で行わ れ、同期保持はフィンガ受信回路901a~901cで 行われる。

【0012】同期保持のための同期保持ループの代表的 な例として、DLL(Delay LockedLoop)がある。DLL を用いて、{(受信しているタイミング)-T}におけ る相関電力と{(受信しているタイミング)+T}にお ける相関電力の差が0になるように拡散符号の位相の微 調整を行うことができる。

[0013]

【発明が解決しようとする課題】しかしながら、従来の 同期方式では、同期捕捉用の回路と、例えばDLLのよ うな同期保持回路が必要であり、回路規模が大きくなる という問題点があった。

【0014】また、従来の同期方式では、マルチパスフ エージングの急速な変化に完全に追従することは難しか った。

【0015】本発明は、マルチパスフェージングが急速 に変化しても良好に希望波を復調することができるRA KE受信回路及びCDMA受信機とCDMA基地局を提 供することを目的とする。

【0016】また、本発明は、従来のDLLに比べて少 ない演算数で同期保持することが出来るRAKE受信回 路及びCDMA受信機とCDMA基地局を提供すること を目的とする。

[0017]

【課題を解決するための手段】本発明によるRAKE受 信回路は、複数のマルチパス成分を有するDS-CDM A方式の受信信号を入力し遅延プロファイルを出力する サーチフィンガと、前記遅延プロファイルのピークタイ ミングを検出することにより前記複数のマルチパス成分 の各々の遅延時間を検出する遅延時間検出手段と、拡散 符号を生成する拡散符号生成手段と、前記拡散符号を前 記遅延時間だけ遅延させる複数の遅延回路と、前記遅延

(3) 特開2000-4211 (P2000-4211A)

回路により遅延された前記拡散符号により前記受信信号 の前記複数のマルチパス成分の各々を復調する複数のフ ィンガ受信回路と、前記複数のフィンガ受信回路の出力 を遅延時間を調整して最大比合成して復調信号を出力す るRAKE合成器と、を備えるRAKE受信回路におい て、前記複数のフィンガ受信回路の各々が、前記遅延回 路により遅延された前記拡散符号を互いに異なった時間 だけずらせた拡散符号により前記受信信号を復調する複 数の逆拡散回路と、該複数の逆拡散回路の出力のうち受 10 信品質の良い出力を選択する選択器とを備えることを特 徴とする。

【0018】また、本発明によるRAKE受信回路は、 上記のRAKE受信回路において、前記複数のフィンガ 受信回路の各々が、前記遅延回路により遅延された前記 符号を互いに異なった時間だけずらせるための複数の遅 延回路を備えることを特徴とする。

【0019】また、本発明によるRAKE受信回路は、 上記のRAKE受信回路において、前記複数の逆拡散回 路が使用する拡散符号の時間が、

20 チップ時間/整数

ずつずれていることを特徴とする。

【0020】更に、本発明によるRAKE受信回路は、 上記のRAKE受信回路において、前記拡散符号生成手 段が、同一のフィンガ受信回路の前記逆拡散回路の一部 が遅延時間検出手段が出力する該フィンガ受信回路に対 応する遅延時間よりも少ない遅延時間の拡散符号により 前記受信信号を復調するように、早めた位相で前記拡散 符号を出力することを特徴とする。

【0021】更に、本発明によるRAKE受信回路は、 上記のRAKE受信回路において、前記複数の遅延回路 の各々が、対応する同一のフィンガ受信回路の前記逆拡 散回路の一部が遅延時間検出手段が出力する該フィンガ 受信回路に対応する遅延時間よりも少ない遅延時間の拡 散符号により前記受信信号を復調するように、前記拡散 符号生成手段が生成する拡散符号を前記遅延時間検出手 段が検出する遅延時間よりも短い時間だけ遅延させるこ とを特徴とする。

【0022】更に、本発明によるRAKE受信回路は、 上記のRAKE受信回路において、前記複数の逆拡散器 の各々は、複素乗算器と相関器を備え、該複素乗算器と 該相関器はハードウェアにより構成されることを特徴と する。

【0023】更に、本発明によるRAKE受信回路は、 上記のRAKE受信回路において、前記遅延時間検出手 段は、DSPにより構成されることを特徴とする。

【0024】更に、本発明によるRAKE受信回路は、 上記のRAKE受信回路において、前記遅延時間検出手 段は、CPUにより構成されることを特徴とする。

【0025】本発明による受信回路は、上記のRAKE 受信回路と、アンテナと、RF復調器とを備えることを (4) 特開2000-4211 (P2000-4211A)

6

特徴とする。

【0026】本発明による基地局は、上記のRAKE受信回路と、アンテナと、RF復調器とを備えることを特徴とする。

[0027]

【発明の実施の形態】以下、図面を参照して本実施形態によるRAKE受信回路を詳細に説明する。

【0028】図1を参照すると、本実施形態によるRAKE受信回路は、サーチフィンガ1、DSP2、拡散符号生成器3、フィンガ受信回路11~18、遅延回路21~28、RAKE合成器4を備える。フィンガ受信回路11~18は同一の構成をとるが、代表例としてのフィンガ受信回路11は、逆拡散器100~104と選択器105を備える。他のフィンガ受信回路12~18もフィンガ受信回路11と同様な構成をとる。

【0029】サーチフィンガ1は従来例と同様にDS-CDMA方式の受信信号を入力し図3に示す遅延プロフ ァイルを出力する。

【0030】DSP2は、サーチエンジンとして機能し、図3に示す遅延プロファイルのピークタイミングを検出することにより各マルチパス成分の遅延時間を検出して、各遅延時間を表す信号を遅延回路21~28に出力する。拡散符号生成器3から出力された拡散符号は遅延回路21~28の各々で、DSP2が出力する各マルチパス成分の遅延時間を表す信号を基にその遅延時間だけ遅延され、フィンガ受信回路11に入力される。

【0032】選択器105は逆拡散器100~104の 出力のうち最も受信品質の良い信号を選択する。受信品 質の評価基準としては、希望波対干渉波の電力比率(S IR(Signal to Interference Ratio))などが使われ る。

【0033】RAKE合成器4は、従来例と同様に、フィンガ受信回路11~18の選択器105の出力の遅延時間を調整して、最大比合成して、復調信号を出力する。

【0034】次に、サーチフィンガ1の動作について、 説明する。

【0035】サーチフィンガ1は拡散されたパイロット シンボルに対応する受信信号即ち拡散されたパイロット シンボルにエラーが加算された信号と拡散されたパイロットシンボルのレブリカとの相互相関をレブリカ長の全 範囲に求めることによって瞬時の遅延ブロファイルを算 出する。

【0036】例えば、

N=サーチ範囲

L=レブリカ長

rn=n番目の受信信号

 $p_i = i$ 番目のレブリカ信号 (i = 0,..., L-1)

10 とすると、タイミングnに対する遅延プロファイル R_n は

[0037]

【数1]

$$R_n = I_n^2 + Q_n^2$$

但し、

[0038]

【数2】

$$I_n + jQ_n = \sum_{i=0}^{L-1} (r_{n+i} + conj(p_i))$$

(conjは複素共役を表わす。)で得られる。

【0039】次に、図2に示す逆拡散器100~104 について説明する。

【0040】逆拡散器100~104に入力された拡散符号は遅延回路200により遅延される。遅延回路200の遅延時間は逆拡散器100~104の間で互いに異なり、逆拡散器100の遅延回路200の遅延時間はT/304、逆拡散器102の遅延回路200の遅延時間はT/2、逆拡散器102の遅延回路200の遅延時間はT/2、逆拡散器102の遅延回路200の遅延時間はTである。なお、フィンガ受信回路11の中央に位置する逆拡散器102の遅延回路200で遅延された拡散符号がDSP2で指定された時間だけ遅延されるように、拡散符号3が出力する拡散符号の位相を早めたり、或いは、遅延回路21~28の遅延時間を短く設定したりする。

【0041】受信信号は複素乗算器201で遅延回路200により遅延された拡散符号により逆拡散される。逆拡散された信号について、相関器202にて1シンボル毎の相関値が計算される。通信路推定器204は、特定のパターン信号のある部分の相関器202の出力をもとに複素数より成る通信路の特性を表すフェージングベクトルを推定する。乗算器203は、相関器202の出力に、複素共役作成器205で複素共役をとられた通信路特性推定器204の出力を乗じることにより同期検波信号を得る。

【0042】例えば、

50 N=パイロット長

(5) 特開2000-4211 (P2000-4211A)

8

iPL (m) = m番目の受信信号

ZiPL(m)=チャネル推定されたm番目のフェージン グベクトル

とすると、同期検波信号 viPL (m)は

 $viPL(m) = iPL(m) \times conj(ZiPL(m))$

で得られる。複素乗算器201と相関器202はハード ウェアにより構成することができる。

【0043】なお、本実施形態ではフィンガ受信回路の数は8であるが、フィンガ受信回路の数に特に制約はない。同様にマルチパスの各成分の遅延時間の検出はDSP2が行っているが、ソフトウェアで高速に信号を処理を行えれば、DSP2を汎用のCPU(Central Processing Unit)で代用してもよい。

【0044】なお、本実施形態では、移動局側である受信機を例にとり説明したが、本発明はこれに限られるものではなく、本実施形態を基地局に適用することも可能である。

 $\{0045\}$

【発明の効果】以上説明したように、本発明によれば、同期捕捉や、DLLによる同期保持では追従することができない各マルチパス成分の遅延時間の変化が使用環境によって生じても、各フィンガ受信回路が複数の逆拡散器を有し、こららのうちの何れかが瞬時の遅延時間に合致したタイミングでマルチパス成分を受信することができ、選択器が遅延時間に合致したタイミングでマルチパス成分を受信した逆拡散器の出力を選択するので、各フィンガ受信回路は良好にマルチパス成分を受信することができ、RAKE合成器の出力においては、良好な希望波を受信することができる。

【0046】また、本発明によれば、フィンガ回路毎に 30

ループを形成するDLLが不要となるので、演算数が少なくてすみ、回路規模やを縮小することができる。

【0047】更に、本発明によれば、逆拡散器・相関器などチップレートに依存する高速性が要求される処理をハードウェアで高速に行うことができる。

【0048】更に、本発明によれば、マルチパスの各成分の遅延時間の検出をDSPやCPUを用いてソフトウェアにより行うので、検出のアルゴリズムを柔軟に変更したり最適化させたりすることができる。

10 【図面の簡単な説明】

【図1】本発明の実施形態によるRAKE受信回路の構成を示すブロック図である。

【図2】図1の逆拡散器の構成を示すブロック図である。

【図3】サーチフィンガが出力する遅延プロファイルの図である。


【図4】従来例によるRAKE受信回路を含む受信機の 構成を示すブロック図である。

【符号の説明】

- 20 1 サーチフィンガ
 - 2 DSP
 - 3 拡散符号生成器
 - 4 RAKE合成器
 - 11~18 フィンガ受信回路
 - 21~28 遅延回路
 - 100~104拡散器
 - 105 選択器
 - 906 アンテナ
 - 907 RF


【図1】

【図3】



ウェアに 【004 数は8で

【図2】



【図4】

